随着半导体CMOS工艺的发展，模拟电路的供电电压随着数字电路的供电电压同步降低，并且通信、消费类电子等手持终端设备对芯片的功耗要求越加苛刻。因此，低功耗高性能的模拟集成电路设计成为了一个研究热点。模数转换器是模拟信号和数字处理系统的桥梁，是片上系统不可或缺的组成部分。深亚微米工艺不断的发展，器件的特征尺寸、本征增益及供电电压等都随之减小，这些因素都使得在深亚微米工艺下低功耗模数转换器的设计成为了挑战。　　本课题要求在SMIC 65nm工艺下设计一款宽带低功耗流水线模数转换器。本课题对流水线模数转换器的误差和非线性来源进行了深入的研究，分析了传统流水线模数转换器的功耗分布，其中运算放大器消耗了绝大部分功耗。本论文以此为出发点，对流水线ADC的低功耗设计进行优化，创新性提出电容和运放共享技术、交替采样技术、大摆幅高能效套筒式运算放大器等设计方法。同时分析了这些技术所带来的新的问题，如记忆效应和级间串扰等，并提出了相应的解决方案。结合这些技术，完成了整体模数转换器的晶体管级电路设计和版图设计，同时分析讨论了深亚微米工艺下阱临近效应和浅槽隔离应力效应等非理想因素对模数转换器整体性能的影响，并提出相应的解决方案。仿真结果显示，在100M采样率下，有效比特数达到了9.8，无杂散动态范围达到76.5dB，功耗仅为3.8mW，其中静态功耗占整体功耗的46％。　　这款ADC采用中芯国际65nm 1P9M CMOS工艺流片，测试结果表明采用电容和运放共享等低功耗技术之后，在50MHz的采样速率下，ADC的功耗仅为4mW，与传统设计方法相比节省了45％的功耗。本论文提出的低功耗设计方法对深亚微米下ADC的低功耗设计具有良好的参考价值。