ADC是连接模拟世界与数字世界的纽带,是大多数电子系统的关键部分。不同的系统对ADC的分辨率和采样速度有着不同的要求。其中,高速、中低位的ADC是超宽带、磁盘驱动及光通信等系统中的关键模块。尽管采用多通道的ADC可以取得很高的速度,但是需要付出很高的硬件代价以及复杂的后端校正。因此,实际设计中经常运用全并行结构(Flash)ADC与插值结构相结合的方法来实现高速及超高速ADC的设计。本文首先简述了此课题研究的背景及研究意义,介绍了当前ADC领域国内外的发展现状,并简述了不同结构ADC的工作原理,对各类ADC的优缺点进行对比,并且介绍了在高速、超高速ADC设计中经常使用的电流工作模式(CML)电路的原理与设计。本论文在完成了对高速ADC的理论研究之后,设计了一款分辨率为4位,采样速度达到5GSPS的电阻插值ADC,详细介绍了各个模块的设计,具体包括预放大器网络的设计、比较器的设计、编码器的设计的设计。此ADC整体采用了差分结构,并且大量的使用了CML电路。利用HSPICE仿真软件和TSMC 65nm工艺库仿真验证了各模块及整体电路,最后通过完成此ADC的版图、提取寄生参数后完成后仿,来进一步验证我们的设计。后仿结果表明,此ADC的INL范围为-0.377 LSB~0.227 LSB,DNL范围为-0.1LSB~0.18 LSB,在没有使用数字校正的情况下取得了很好的静态性能,可以看出,我们所采用的电阻均值技术及版图中的匹配取得了很好的效果。随着输入信号频率的变化,ADC的ENOB保持的3.5位左右,有很好的动态性能。