近二十年来,随着微电子技术的发展,对信号频率的稳定度和精确度的要求越来越高。在通信、仪表、雷达、宇航等应用领域往往需要在一定的频率范围内能提供一系列稳定准确的频率,传统的振荡器已经不能满足需求。频率合成技术得以出现并得到迅速发展和广泛的运用。目前,常用的频率合成技术主要有：直接频率合成技术、间接频率合成技术、直接数字频率合成技术(Direct Digital Frequency Synthesis,即DDFS,一般简称DDS)。DDS采用全数字技术,主要由相位累加器、ROM查找表、DAC和低通滤波器组成。DDS具有频率分辨率高、输出频点多、频率转换快等诸多优点,其开创式的全数字结构,为频率合成提供了一种重要的设计方式,因而DDS也被称为第三代频率合成技术。文章首先详细叙述了DDS的原理和结构,归纳出DDS的优点及其存在杂散抑制差的问题。在此基础上,对理想DDS频谱进行了分析,并对相位截断误差和幅度量化误差所引入的杂散频谱进行计算与分析以及对DAC非理想性转换进行了定性分析,然后提出了几种比较实用的杂散抑制方法。然后,基于前面的分析,提出了一种通过改进ROM结构以及查找表机制的无相位截断误差DDS设计方案,对改进方案进行了建模仿真,分析其可行性。最后,基于FPGA设计了相位累加器位数24,幅度量化位数为10的无相位截断误差DDS。并对该DDS在系统时钟频率为50MHz,频率控制字为671088,输出频率为2MHz的输出数据进行了仿真测试。仿真结果显示其最大杂散噪声强度为-80dB,设计的无相位截断误差DDS基本消除了相位截断误差,杂散噪声得到大幅降低。