本论文基于TSMC0.13μm工艺，完成了一款应用于全数字锁相环的低相位噪声的DCO。本文首先介绍了DCO的基本原理，研究了振荡器相位噪声模型和高调谐精度DCO的设计手段，提出本文实现低相位噪卢、高调谐精度DCO的技术方案，并详细介绍该方案的实现过程，最终完成版图、后仿真并投片。　　相位噪声和调谐精度是本文设计的DCO最关注的两个指标。低相位噪声设计丰要着眼于优化振荡波形，减小脉冲敏感函数的均方根值，同时去除尾电流源，并结合DCO自身特点，提高调谐精度，最终达到减小相位噪声的效果。DCO的高调谐精度设计通常有三种实现方法，本文在不明显增加电路复杂度的前提下，提出了一种新型的精调电容单元结构，有效地减小了单位开关电容，实现高调谐精度。本论文工作可以总结为以下几方面：　　1)查询资料，总结前人关于振荡器的相关基础理论，为本文工作的开展打下基础。　　2)详细分析了DCO的相位噪声理论，总结了相位噪声优化的方法，概述了几种高调谐精度DCO的设计方案和实现方法。　　3)结合系统指标和前文关于相位噪声及调谐精度的内容，提出本文设计的DCO结构，并对DCO中的各个部分进行优化设计，降低相位噪声，最终使电路性能满足要求，完成电路设计。　　4)Cadence环境下完成电路的原理图、前仿真、版图及后仿真工作，并对前后仿结果进行分析、比较和总结。　　现代电子系统在很多应用场合均采用电池供电，因此对低功耗的要求特别高。全数字锁相环因其能与伞数字工艺兼容、功耗低、面积小等优点而受到广泛关注，并应用于无线通信、时钟产生、数据恢复等系统中。DCO是其最重要的模块之一，其相位噪声性能决定了环路的带外噪声，因此对于低相位噪声DCO的研究具有重要意义，且具有广阔的市场前景。　　对于DCO相位噪声理论的研究陆陆续续研究了几十年，已经有不少理论模型出现，并能很好的解释和预测相位噪声特性。近年来，关于振荡器的相位噪声理论的原创性工作已经很少出现，大量研究工作都是基于现有相位噪声理论来设计低相位噪声的DCO应用于不同的场合。作者通过大量阅读，总结DCO设计的相关文章，认为今后研究的重点在于低相位噪声性能DCO的设计及相位噪声理论的创新。其中，尤以低相位噪声DCO设计为重点研究方向，而相位噪声理论相对较完备，研究较深入，创新难度很大，目前受关注程度没有前者高。今后低相位噪声DCO的设计应从提出新型结构和优化现有结构两方面进行。新结构的提出是较为困难的，但这种方法也许能明显改善相位噪声性能，突破现有结构的设计瓶颈，而优化现有结构设计则只能略微提升相位噪声性能，在性能提升上往往会受到限制。提In新型的精调电容单元，提高DCO的调谐精度足改善其相位噪声性能较有效的方法之一。从近几年的文献发表情况可以看出，设计者依然会关注这一研究点，并开展相关研究工作。