目前片上系统(SoC)大多是采用深亚微米工艺设计的。基于缩短IC设计周期的考虑,特别在数字电路系统设计中,IP设计复用(reuse)技术得到广泛的重视和发展,但对于模拟IP的设计复用技术的研究和应用则相对落后,迫切需要开展针对模拟IP的设计复用技术研究。同时随着便携式电子产品的普及,低电压设计已成为电路系统工作的基本要求。本论文设计工作来源于西安电子科技大学电路设计研究所的科研项目“模拟IP设计复用和验证技术研究”,以模拟集成电路中最基本和最重要的单元——运算放大器作为研究对象,对其在片上系统设计中的可复用和低电压设计进行深入研究。首先详细介绍了IP设计复用的重要性以及模拟IP复用的发展局限,其次针对低电压CMOS运算放大器的可复用设计要求,分别讨论并设计实现了低压运算放大器的电路设计和版图设计。基于台积电TSMC0.6umCMOS工艺,利用Cadence、Hspice等EDA工具,对所设计的低压可复用运算放大器进行了仿真验证。仿真结果表明,该运放的性能指标优良,电源电压工作范围可达5~2.5V。典型情况下,开环增益为102dB,增益带宽为6.25MHz,相位裕度88.77度,电源电压抑制比80dB,共模抑制比为72dB,可满足大多数数模混合电路及片上系统内的应用要求。本设计已成功应用于XDM02项目中,流片结果表明该低压运放工作正常。