本文在分析比较了各种高速模数转换器的特点后，完成了一个10比特3．3v电源电压100MHz采样频率的流水线模数转换器的设计和芯片实现。 模数转换器采用传统的每级1．5位结构，一共9级流水线结构。另外，电路子模块的设计具有如下的特点：高增益、高带宽的运算放大器与改进的栅压自举(bootstrap)采样开关的结合大大提高了采样保持电路的精度和线性度；优化的偏置电路提高了运放整体的一致性和稳定性；回踢噪声(kickbacknoise)很小的动态比较器使模数转换器在高速采样时钟下能保持各级输出的模拟信号的稳定；双相非交叠时钟产生电路提高了时钟周期的利用率。 为了得到低功耗的设计，从结构上选择了功耗相对较小的套筒式运放电路的结构，并且使用动态比较器减小整体的功耗，此外，逐级缩小运放的尺寸以进一步优化功耗。 该模数转换器芯片采用Charter0．35um，3．3v，双层多晶，四层金属的CMOS工艺混合信号工艺实现，有效面积为1．1*1．2mm2。芯片的整体功耗为142mW，在100MHz的采样频率时，对于42MHz的正弦信号，仿真具有58．7dB的SINAD。