论文部分内容阅读
嵌入式处理器近年来发展迅速,设计规模和复杂程度不断提升,如何准确高效的对处理器核进行验证是当前验证领域热点之一。本文旨在基于Synopsys公司资源,针对Synopsys公司某款HS系列处理器核,对其中DDR控制器模块和浮点运算单元模块进行模块级功能验证,同时对处理器核进行系统级功能和性能验证工作。主流验证方式包括软件验证和硬件验证两种,考虑到需要对处理器核做系统级功能/性能分析,测试激励算法复杂而且运算数据量巨大,而硬件验证效率通常比软件验证效率高1-6个数量级,所以决定采用硬件验证方式,结合公司资源选择型号为HAPS-80 S26的FPGA作为硬件验证平台,采用FPGA原型验证方法作为具体验证手段。针对模块级验证采用灰盒验证模式,提取相应的验证功能点,测试激励采用受约束的随机测试向量和收紧约束条件下的固定测试向量相结合的方式产生,通过标准模型对比和功能覆盖率检查两种检查机制进行结果分析。针对系统级验证目标所需验证场景,选择EEMBC系统测试集作为主要的系统级功能和性能验证激励,检查机制包括测试程序正常执行和结果自检测。同时,利用在某HS处理器核上运行Linux操作系统作为系统级应用验证,进一步检验该处理器核的功能正确性和性能稳定性。全文以验证目标、验证方案、验证环境和激励三个验证要素为基本点,以某款HS处理器核结构分析、验证目标与验证方案、通过代码移植操作生成处理器核验证原型、验证环境搭建、具体验证结果分析等五部分为脉络展开论述。某款HS处理器核通过代码移植操作后,时钟频率设置为50MHz,最差建立时序和保持时序裕量分别是1.365ns和0.041ns,满足时序需求。FPGA实际资源占用率均不超过50%。总功耗为0.772W,动态功耗0.126W,静态功耗0.646W。验证结果显示,浮点运算单元FPU、DDR控制器模块功能正常,提取的验证功能点对应的验证覆盖率达到100%。EEMBC基准测试集程序能够正常执行,运算结果通过了结果自检测机制检验,HS处理器核整体功能正确。测试集中主要CoreMark测试项分数为CoreMark/MHz 1.0:1.173279/GCC4.2.1-O6/STACK,说明本文验证的某款HS处理器的性能在全系列HS处理器中处于中位水平。HS处理器核能够正常运行Linux操作系统。验证结果表明该FPGA原型验证平台设计思路正确,本文成功完成对预定验证目标的验证工作。