随着集成电路制造工艺的不断发展，SoC芯片上集成的晶体管越来越多，其功能也越来越强大，这给生产和生活带来了很大的便利。随着SoC集成度的增加测试数据量也随之迅猛增加，这给自动测试设备ATE的存储器带来了巨大的压力，同时也延长了测试时间，增加了测试成本。如何有效地压缩测试数据已成为现在研究的一个热点问题。本论文正是围绕测试数据压缩的问题展开了研究。测试数据压缩技术是SoC测试中的关键技术。本文介绍了测试数据压缩技术中一些常用的压缩方法，重点介绍了游程编码并对其特点进行了分析。由于游程编码实现方法简单，解压电路硬件开销小，很多改进的压缩方法都是基于游程编码的。本文针对游程编码的特点提出了两种改进的压缩方案。方案一利用向量之间差分的方法对测试数据进行压缩。在以往的研究中虽然也有学者提出了差分的方法，但是并没有给出具体的差分方案，差分效果并不明显。本文在这里提出一种具体的差分方案：首先将测试向量按向量之间的相容性进行行排序，然后再按列填充无关位X，最后对相邻向量之间两两差分。经过以上步骤对测试向量处理后，测试集中得到了大量的0，即增加了0游程的长度，适合用单一游程编码的FDR编码。方案二利用重组测试向量的方法对测试数据进行压缩。本文通过研究发现，在用双游程编码时，对于两个长度的游程，如果设法增加长游程长度，同时缩短短游程长度，这样也能提高压缩率。为了利用这一特性本文定义了一种新的相容性重组测试向量。该方案假设把所有的测试向量按行排列组成一个矩阵，每一行代表一个测试向量，首先把矩阵中1的个数比0的个数多的列取反，根据新定义的相容性，再将各列按相容性大小依次排列在一起。该方案可以有效地增加单一游程的长度，减少游程总数，同时减少了扫描移位的跳变次数。本文对所提的两种压缩方案都做了相关实验，实验结果表明，这两种方案都取得了较好的压缩效果，方案二不但提高了数据压缩率并且降低了测试功耗。