可进化硬件(EHW,Evolvable Hardware)是指在与外部环境相互作用时,能够自主、动态地改变其自身结构和行为的硬件电路。可进化硬件的基本特征是具有自组织、自适应、自修复的能力,在智能化通信网络、智能感知、模式识别与人工智能等方面有广泛的应用前景。　　由于可编程器件FPGA(Field Programmable Gate Array)的电路功能可以通过对其底层结构加载不同的配置位串而灵活地改变,因此,早在1992年,国际人工智能专家Hugo de Garis博士就提出基于FPGA的EHW这一概念[3]。当前基于FPGA的建立的可进化硬件系统已经成为了可进化硬件研究的主要方法。　　本文介绍了可进化硬件的基本概念,分析了基于FPGA的可进化系统的研究现状,从可进化系统的基本组成部分:可重构电路模型,基因算法,可重构电路部分配置等方面,提出了优化和改进基于FPGA的可进化系统的方法,设计并验证了基于FPGA的完整的可进化系统。　　首先本文对于当前主流的基于FPGA的可进化硬件实现方法:虚拟可重构电路模型(VRC,virtual reconfigurable circuit)进行了介绍和分析,从电路功能单元以及互连等方面提出并验证了基于3输入LUT的直接互连线型的VRC结构模型,并且在.Altera DE2开发板上进行了可进化实验,证实了该模型。　　其次,针对于可进化系统的基本组成部分:基因算法,电路配置两方面进行了分析,参与设计验证了适合于进化的CPI.J+FPGA可重构系统芯片FDP2009-2.SOPC。　　该芯片从3个方面优化了可进化系统的实现。第一,专门设计FPGA配置控制接口,可以实现通过CPU对FPGA进行快速部分配置,实现单芯片(on chip)硬件进化。第二是针对进化过程中每次只有少量位流改变的情况,FPGA的位流配置结构采用了行列双译码方式,可以以1数据字为单位对FPGA进行配置读写,提高了部分重配置速度。第三,针对基因算法的特点,专门设计基因算法加速器,改善基因算法的实现时间。　　最后基于上述可重构系统芯片,我们建立了完整的芯片级可进化系统,实现了完整的单芯片可进化流程,并在此基础上验证了基因算法加速器以及部分配置等硬件部分对于片上可进化系统的改进程度。