论文部分内容阅读
伴随数字工艺Scaling技术的不断发展和片上系统集成的需求，低压技术成为实现高端模数转换器（Analog-to-Digital Converter）ADC的发展趋势之一。与此同时，高清数字视频和无线射频技术的进步对ADC速度和精度也提出了更高要求。因此，研究对ADC系统速度、精度和功耗有着重要影响的采样／保持（Sample and Hold）S／H模块如何在低压下达到高性能成为热门课题。本文源于S／H基本理论，从采样开关、跨导放大器（Operational TransconductanceAmplifier）OTA和S／H电路拓扑结构三个方面研究和探讨了在低压工艺下实现高性能S／H电路的难点和相关技术方法，并基于SMIC Si 0．18μm CMOS工艺模型进行了设计和验证。首先，推导了电源电压VDD按比例减小的情况下S／H电路各主要参数之间的制约关系：要保持精度N不变，电路允许的最小噪声电压σ也必须按比例减小，由带宽GBW和采样率fs决定的速度均需不同程度下降；当工艺线宽L、GBW、fs和N均恒定时，功耗反而会上升，要降低功耗则要牺牲速度和精度；当深亚微米工艺中L足够小使VDD随之线性减小时，功耗在GBW、fs、N恒定情况下降低。其次，在对比总结采样开关各种非理想因素及其相关解决技术基础上，提出了一种高线性度无馈通双边对称（No-Feedthrough Double-Side Symmetrical）NFDSS栅压自举NMOS采样开关；在1．8V电源电压下，仿真测试了8种类型采样开关并比较其在满摆幅输入下导通电阻Ron曲线，得到该NFDSS开关具有仅不足4Ω最小且最稳定的Ron，更适合低压高性能应用。接着，通过求证适合高性能S／H系统OTA的增益自举和无电容前馈补偿技术增益带宽设计规则，提出了一种高增益大带宽大摆幅的共源共栅跨导前馈补偿（Cascode Gm-FeedForwrd）CGFF两级全差分OTA，其性能优于传统套筒式、折叠式共源共栅Cascode-OTA和Miller补偿两级OTA。然后，从分析相关双采样（Correlated Double Sampling）CDS原理和比较不同CDS技术入手，揭示了它与S／H原理的相关性，并将同向宽带CDS原理应用于传统电荷转移型S／H电路，获得能消除OTA失调、低频噪声和开关电荷注入等直流误差且增益误差远低于传统值的CDS-S／H拓扑。最后，综合前述不同技术，在3．3V电源电压下，提出了12bit精度100Msps采样率S／H电路的3例设计方案。优化的仿真结果表明：应用NFDSS栅压自举采样开关和增益95．47dB带宽760MHz相位裕度59．56°增益自举OTA的方案Ⅰ得到了84．24dB-SFDR；仅替换90．39dB增益726．9MHz带宽CGFF-OTA的方案Ⅱ比方案Ⅰ功耗低10．69mW且平台稳定时间长6．3％；改用CDS-S／H拓扑结构的方案Ⅲ相比方案Ⅰ与Ⅱ有最小增益误差0．1199‰，OTA结构最为简单，增益仅需69．96dB。3例方案均实现了12bit、100Msps S／H电路，验证了本文提出技术方法的可行性，从不同角度克服了S/H电路精度N、带宽GBW、采样率fs和功耗等指标之间相互制约的性能瓶颈，为解决低压带来的设计难题提供了可选途径。上述理论和方法可望用于高性能流水线Pipeline ADC的前端S／H模块实现和相关技术领域的进一步研究探讨。