随着半导体工艺技术步入纳米阶段，在单一芯片中集成上亿晶体管已经成为现实，据ITRS预测，到2010年，单个芯片上的晶体管数目将达到22亿个，这为单片集成数十个甚至成百上千个嵌入式处理器提供了可能。因此，国际上的研究机构以及大型企业近期陆续提出多处理器系统芯片(Multi—Processor System—on-a—Chip，简称MPSoC或多核SoC)和片上网络(Network on a Chip，简称NoC)等概念，并迅速成为研究热点。另一方面，随着多媒体视频等应用技术的迅速发展，电子设备也提出了MPSoC/NoC芯片的需求。 片上通讯机制是MPSoC技术的关键所在，而仲裁器对解决多个处理器共享资源引起的竞争，合理公平高效地分配共享资源并且保证系统性能的发挥有着重要的影响。本文在充分研究各种仲裁算法对MPSoC系统性能影响的基础上，分别研究了基于总线架构的MPSoC和基于网络架构的MPSoC(NoC)的仲裁器设计方法，其中的创新性工作有： (1)针对共享总线架构的MPSoC，提出一款低复杂度动态自适应仲裁器。该仲裁器可以自动调节各个处理器占据的总线带宽，避免饥饿现象。参与完成了一款集成4个处理器核的层次化总线结构的MPSoC的FPGA原型芯片设计。基于该原型的仿真结果显示，动态自适应仲裁器比传统仲裁器减少了68％的任务完成时间，缩短了78％的总线等待时间，并且能够更好地控制各处理器的总线带宽。 (2)针对网络架构的MPSoC(NoC)，提出了一款适用于NoC的避免“热点”HSRR的仲裁器，改善了网络系统因为出现“热点”区域而带来的性能下降。基于4×4的规则二维网络结构NoC仿真平台，仿真结果显示相比于轮转优先级仲裁器，新仲裁器的性能提高了26％，并且在缓冲器尺寸缩小和出现“热点”交通时，能有效抑制系统完成时间的升高和吞吐量的下降。