原子频标是空间技术和授时系统的频率与时间基准,直接决定了卫星通信的质量。原子频标的长短准确度和稳定指标是决定其性能的关键。论文在对原子频标伺服系统环路方程进行研究的基础上,对铷原子频标系统伺服系统核心频率变换级进行了设计和优化,并验证其结果并研制了频率变换级的软硬件系统,通过试验测试验证了优化结果。伺服环路分析非常复杂,本文对构成非自激量子频标伺服环路的各单元进行了适当简化,将包含量子物理部分的伺服环路简化为量子鉴频器及受控振荡器两个部件,并在此基础上导出了简化的伺服环路方程,研究了环路方程的静态特性,在此基础上用图解的方法得到环路平衡工作点。原子频标频率变换级要求较高,往往成为原子频标设计的瓶颈。本论文比较了几种常用频率变换实现方案,分析其各自的优缺点,并提出了一种FPGA+DDS 的频率高准确度、低杂散、低噪声的解决方案,实现了铷频标电路部分最终的频率变换级。它具有频率高准确度、低杂散、低噪声等优点,提升了整个原子频标系统最终性能。本文研究了该方案的软件和硬件实现,给出了具体的硬件实现方法和软件框图,研究开发了最终可应用系统。并对该系统性能进行详细测试,提出了进一步改进的方法。本文同时给出了该系统中用到的另一频率变换电路FSK 电路的具体软硬件实现和性能测试曲线。该系统软件和硬件已经应用到上海希通公司研制的产品上,取得了一定的实际效果。