时钟发生器的应用非常广泛，几乎任何一个电子系统都需要时钟信号以保证整个系统的正常运转。传统的高精度时钟发生器采用的是晶体振荡器作为时钟信号源，或者以其为参考信号设计—锁相环作为时钟源。但是随着系统集成的要求进一步提高，片上高精度时钟发生器的设计成为一种必然趋势。论文以数字系统应用为目标，设计了百兆赫兹以下的单片集成时钟发生器。　　 论文首先介绍了单片集成时钟发生器设计思想的由来，进行了系统级的设计，确定了所需的模块单元，包括LC振荡器、分频器、数字自校准、工艺及温度补偿等。通过分析和总结振荡器的已有设计方法和噪声模型，设计中采用互补耦合的振荡器结构，谐振网络采用电容阵列的形式，以便于实现数字自校准功能；用带温度系数的电压控制变容管，实现对振荡器温度系数的模拟校准；分频器采用级联式可编程分频器结构并加以实现，同时提出了动态的功耗节约方法，显著降低了功耗；校准模块中的频率搜寻算法采用的是高效率的二分法，加快了校准进程。基于以上工作，论文具体实现了一个完整的时钟发生器。　　 论文基于特许半导体Chartered IC 0.18μm CMOS工艺，完成了电路及版图的设计。经过仿真验证，系统的各模块均能达到设计要求，校准时长小于5μs，系统可以实现5MHz～150MHz多频点的时钟信号输出，在-20℃～100℃之间，频率误差小于±300ppm。