随着电子通信技术的不断发展，通信系统对于模数转换器的要求不断提高，低功耗、高带宽、中等精度成为新的发展趋势。在这种趋势下，连续时间Sigma Delta ADC由于在功耗、带宽和精度之间有较好的折衷，近年来发展迅速。本论文着手研究设计一款10MHz带宽、11bits有效精度的连续时间Sigma Delta调制器。　　论文调研了CTSDM国内外的最新发展现状，确定了设计指标。介绍了Sigma Delta调制器的基本原理，以及离散时间和连续时间调制器的区别和相互转换的方法。根据信号量化噪声比公式，确定使用3阶4比特量化的结构。比较分析了几种常用的高阶调制器的拓扑结构，根据功耗、设计复杂度等，选定使用级联谐振器前馈结构。为了调整零点位置，在第二级和第三级之间引入局部反馈。使用SDtoolbox设计出相应的噪声传输函数，使用冲激响应不变法，将得到的离散时间的结构参数转换到连续时间域，在连续时间域中，对电路子模块的非理想特性对系统的影响进行仿真，包括三个积分器中运放的有限直流增益、有限增益带宽积、反馈DAC的非线性问题、过量环路延时等。在完成系统仿真之后，进行电路设计。由于系统对前级积分器的要求较高，第一级和第二级采用RC积分器，第三级采用GmC积分器。第一级积分器中的运放采用折叠共源共栅增益级与共源输出级级联的结构，以保证直流增益不受后级积分器输入电阻的影响。本设计创新地采用跨导单元与电阻阶梯串联的形式实现量化。该结构不需要外接参考电压，省去了参考电压缓冲器，节省功耗，而且跨导单元的带宽很高，能满足高速的应用需要，另外，该结构能同时实现三级积分器输出的相加，比传统的Flash结构的量化器有很大改进。反馈DAC采用电流舵DAC实现，为了降低电流元失配对系统性能的影响，采用DWA算法进行校正，大大降低了失配的影响。　　基于UMC0.18μm CMOS工艺设计了相应的电路和版图，并进行了仿真验证。电源电压为1.8V，在3.90625MHz，0.8V的激励下仿真得到，后仿真最差的SNR为64dB，SFDR约为72dB，整个调制器的功耗仅为8mW，动态性能基本满足设计指标，功耗完全满足设计指标。