本文所完成的任务是用硬件设计并实现一个语音压缩编/解码系统。它采用了比较先进的基于AMBE算法的专用语音压缩编/解码芯片，压缩率高，可以将数字语音信号码率压缩至4Kb/s,且编码速率可通过修改控制程序选择。系统在发送端将模拟语音输入作A/D变换，得到的PCM信号由主芯片进行压缩编码。控制芯片采用FPGA，完成复位、分频及对已编码帧数据进行去帧头、在FIFO 中暂存等处理并以低速率发送。在收端进行相反的过程，接收低码率数据，并由FPGA重新组帧，送至主芯片解码得到PCM信号，再作D/A变换，恢复出模拟语音，系统是全双工的。本文首先介绍了语音压缩编码的基本知识、现状、标准及几种典型的语音压缩算法。接着分析了整个压缩系统的组成结构与原理，对所使用的编/解码主芯片和控制芯片FPGA作了必要介绍。在此基础上，编写了FPGA中的控制程序并进行了仿真。最后设计系统的硬件电路板，完成整个系统的软硬件调试。 本人的工作主要包括：1. 查阅资料，了解相关领域知识，选取主芯片、控制芯片及其他器件。2. 熟悉相关芯片的特性和参数，确定设计方案，包括系统结构组成和原理。3. 用Foundation设计FPGA中控制程序，并进行仿真，分析仿真结果。4. 用EDA软件Protel设计电路板，下载控制程序，完成系统的硬件调试。5. 对调试输出波形进行分析，并对实际输出的语音效果进行评估。