FPGA由于开发周期短、成本低、灵活性高等优点,在嵌入式系统中占据了重要地位。然而,随着FPGA集成度的提高、芯片特征尺寸的缩小、处理速度的增加,电路产生的功耗越来越大,从而影响系统稳定性、可靠性。同时,随着便携式手持系统的发展,对待机时间的要求越来越高。这就需要低功耗技术来降低FPGA的功耗,增加系统稳定性和可靠性,并延长电池的使用寿命。因此,FPGA低功耗的研究具有重要意义。FPGA的低功耗研究从设计角度来看,按等级由高到低可以分为系统级、门级和晶体管级的低功耗研究,等级越高,所能降低的功耗越多。本文主要从系统级对FPGA的架构和可重构FPGA任务调度进行低功耗研究。首先从异构FPGA架构方面,分析功耗影响因素,搭建异构FPGA的功耗评估平台,研究连接复杂度Fc参数对异构FPGA功耗的影响。其次提出了基于DFG的双电压可重构FPGA任务模型与调度算法,该模型较好的描述了DFG任务在双电压可重构FPGA中执行的特征；提出的调度算法使DFG任务在可重构FPGA中有序地执行,并且降低任务执行的能耗。最后根据已有的并行可重构FPGA系统,提出了并行数据在并行可重构FPGA系统中执行的任务模型及调度算法,使系统处理并行任务时使用的可重构FPGA数量最优,任务执行时间最短,从而降低系统能耗。通过Fc参数对异构FPGA功耗影响的研究,发现当Fc参数取输入连接复杂度Fc_input=80%,输出连接复杂度Fc_output=70%时,可以使异构FPGA在实现电路功能时功耗最低。提出的基于DFG的双电压可重构FPGA任务模型及调度算法的实验数据表明,该模型和算法可以有效降低能耗,比单电压可重构FPGA任务模型平均节约能耗14.1%,并且任务集越大节约能耗越多。虽然双电压可重构FPGA中DFG任务集执行时间有所增加,但是在任务集的限制时间内是允许的,并不影响任务集在FPGA中实现的功能。提出的并行可重构FPGA系统中并行数据任务模型及调度算法的实验表明,系统处理任务时有一个最佳的FPGA处理器数量,超过这个数量,任务完成时间将增加。任务完成时间随FPGA重构时间的增加和处理器速度系数的增大而延长。