随着数字信号处理技术在通信系统中越来越广泛的应用,收发信机向全数字、软件化方向发展已是一种趋势.因此,在调制解调器中,调制解调电路也适应这种发展趋势,逐渐向全数字化方向发展.由于在数字技术中,对解调电路载波恢复模块的设计有多种方法,不同的设计方法具有不同的特点,因此,在对不同参数要求的数字载波恢复环路进行设计时,所使用的方法也不尽相同.为此,该文针对高速数字解调载波恢复电路的硬件设计方法进行了全面研究.首先,针对该文研究的主体载波恢复的原理和算法进行了研究,并着重研究了其内部的主要运算模块:数字低通滤波器模块和数字控制振荡器模块.根据数字电路的特点,分别对两个模块进行了设计.对分布式算法数字低通滤波器的设计方法进行了优化,并提出了一种并行处理滤波器的结构;对查找表法NCO的设计方法进行了改进,推导了CORDIC算法NCO的精度与结构的关系.其次,由于每一种算法在软件的设计过程中都具有不同的特点,所以在硬件电路的实现过程中,它们所使用的资源不同,达到的性能也不同.该文针对不同的设计算法进行了硬件实现和仿真,比较了不同算法所使用的硬件资源,分析了它们在硬件电路中的运行特性,以及优缺点.接着,该文对于使用不同的算法组合所构成的载波恢复数字电路在芯片上实现所占用的硬件资源进行了评估,分析了不同组合的片上性能,并参考该课题项目所设定的系统参数,进行比较分析,选择出一组较优的载波恢复硬件实现方案.最后,根据以上分析所得出的结果,参考不同芯片厂家的芯片资料和软件支持环境,选择一组性价比最高的芯片.