本文提出了一种基于LUT的FPGA的时序分析方法和后仿真设计方案,并予以实现。在时序分析阶段,从FPGA芯片结构和电路的布线信息中抽象出时序节点和时序边来构造时序图,根据时序图计算电路可达节点间的延时和关键路径,配合图形界面打印出电路各个输入输出之间的延时信息并高亮显示其路径。这样就解决了布局布线后无法得到电路的详细延时值的问题,为布局布线后的仿真提供了必不可少的时序信息。在后仿真阶段,设计了一个P-Sim后仿真器。P-Sim后仿真器在操作时通过读取多个文件获得布局布线后的各种连接信息和其它电路底层信息,包括各基本单元的查找表项值,采用逆序递推的算法实现仿真,最后生成一个后仿真波形文件,然后通过波形分析器查看波形,以进一步验证电路的时序信息和逻辑功能。经过多个实际电路的验证,程序执行效果良好,并能保证正确性和一定的稳定性。