低密度奇偶校验(LDPC)码是一类性能最为接近香农限的纠错码,由于其优异的性能和能够进行并行处理的译码结构受到了广泛的关注。本文主要是基于高容量多业务传输系统中LDPC码的应用研究,通过选取现有应用标准中的LDPC码字设计了系统的调制编码方案,设计并实现了满足系统要求的LDPC码编译码器。本文的主要工作在于:　　论文首先介绍了LDPC码的基本原理及应用,并对高容量多业务传输系统的应用需求作了说明。针对系统的应用需求,选取现有标准中的LDPC码结合高阶QAM调制设计了适用于系统的调制编码方案(MCS),并对设计的MCS进行了性能仿真对比与分析,经过综合对比分析后选取了一种合适的MCS。　　其次,论文介绍了LDPC码的几种编码算法,并对其计算复杂度与硬件实现可行性进行分析,选取基于行生成向量的QC-LDPC编码算法作为本文编码器的FPGA实现算法。针对选取的算法,给出了编码器FPGA实现的设计思路,设计了一种并行处理的编码器结构,并对设计进行了仿真验证。本文设计的编码器具有较低复杂度、较高的编码吞吐量和较少的编码延迟的特点,满足了系统应用需求。　　接着,论文介绍了LDPC码的几种译码算法,并对其性能进行仿真对比与分析,通过仿真确定了NMS算法中的最佳归一化因子。论文还研究了QAM软解调算法及其简化算法,并对各种算法进行了性能仿真。基于性能和复杂度方面综合考虑选取NMS算法作为本文译码器的FPGA实现算法,选取一种低复杂度的QAM软解调算法作为256QAM软解调FPGA实现算法。　　最后,针对选取的算法,给出了译码器的设计思路与方法,并确定了迭代次数和量化方案,设计了部分并行的译码器结构和256QAM软解调模块,并对各个子模块进行了仿真验证。仿真及综合结果表明,设计的译码器占用较少的储存资源和逻辑资源,并且具有较高的吞吐量。