论文部分内容阅读
近年来随着人工智能、物联网、大数据加速、科学计算等应用场景的飞速发展,使得业界对于数据实时处理能力的需求日趋增加。现场可编程逻辑门阵列(FPGA)以低成本、可编程及并行运算等突出优势,在新领域中得到了广泛的应用,这主要依赖于FPGA芯片中嵌入式的可编程DSP运算单元实现了大量的数据运算。DSP作为FPGA芯片中的高性能运算单元,为了获得更好的性能、更紧凑的版图面积、更低的功耗,业界常采用传统的全定制方式对其进行设计。而全定制设计中的功能验证在验证效率、激励完备性、评估验证进度等方面存在诸多不足,导致全定制DSP模块功能验证已经成为了制约FPGA芯片能否如期上市的关键因素。然而目前对于全定制的功能验证,业界并没有统一的解决方案。本课题基于实习公司的FPGA芯片项目,为了应对传统全定制设计时功能验证带来的困难和挑战,以提升仿真验证效率和验证质量、准确评估验证进度为目标,提出了一套针对全定制DSP运算单元完整的功能验证方案。本文首先通过深入研究FPGA芯片中的全定制DSP模块的架构和验证技术,提出了一套完整的全定制DSP功能验证方案和与验证方案配套的用来定量评估验证方案优劣的评价指标。接着本文对全定制DSP模块进行了行为级建模,并提出了针对全定制电路的行为级模型和SPICE网表之间的等价性检查方案,基于该方案对DSP运算单元进行了行为级的等价性检查,从而为后续的DSP运算单元的验证提供了基础支持。然后基于本文提出的全定制功能验证方案,结合当前主流的半定制功能验证策略和UVM验证方法学,完成了DSP运算单元的验证组件的开发和平台的搭建,并编写测试用例为DSP运算单元的功能点构建了验证场景。最终对功能覆盖率和设计缺陷数量增长曲线进行分析来衡量验证的完备性,确保最终功能覆盖率达到100%且设计缺陷数量增长曲线趋于收敛。该DSP运算单元已经被多次集成在实习公司的FPGA芯片中,截止目前,其中一款已经成功流片,在流片后测试中未发现明显的功能缺陷。经过分析比较两种不同验证方案下各个指标的数据结果,最终可以得出:与传统全定制功能验证方案相比,采用本文的全定制功能验证方案可以将激励产生时间缩短66%,验证效率提升33.3%,并且可以通过使用功能覆盖率和设计缺陷收敛曲线来对验证进度进行量化评估。该全定制功能验证方案对于目前业界解决全定制设计中功能验证中的困难和挑战具有一定的指导意义。