近十年来,随着半导体工艺和应用需求的不断发展,传统微处理器结构面临着巨大挑战。甚块原子性(Hyperblock-Atomic)体系结构以甚块而不是单条指令作为基本操作单元,在指令级并行的发掘和取指令带宽等方面具备更大的优化空间,是下一代微处理器重要的发展方向之一。本文以甚块原子性体系结构的典型代表EDGE(Explicit Data Graph Execution)体系结构为基础,对其仿真模型、甚块可预测性、甚块预测器结构等问题进行了研究。　　当前甚块原子性体系结构的研究刚刚起步,其研究工具还较为匮乏,特别缺少开源模拟器的支持和通用的高层次时序模型。因此,本文分析了现有甚块原子性体系结构的研究成果,提出了一种通用高层次四级时序模型。该模型将甚块原子性体系结构划分为甚块取入、甚块映射、甚块执行和甚块递交四个阶段。随后,本文选用学术界常用的M5模拟器,以EDGE体系结构为具体实现目标,在M5乱序处理器模型的基础上实现了该四级时序模型,完成了M5 EDGE模拟器的开发。功能验证和性能评估的结果表明,与当前已有的甚块原子性体系结构模拟器相比,M5 EDGE在仿真速度快1个数量级的同时,仿真误差小于12％。最后的研究实例显示,具备四级时序模型的M5 EDGE模拟器能够快速灵活地对甚块原子性体系结构进行设计空间探索,奠定了本文后续研究的基础。　　以M5 EDGE为研究工具,本文对甚块原子性体系结构中的甚块可预测性进行了研究。甚块可预测性是实现甚块层面控制流推测技术的基础,其研究成果可指导甚块预测器的设计,是保证处理器总体性能的关键。首先,通过分析甚块出口预测准确率随不同预测策略和历史长度的变化,发现使用出口编号历史和地址路径历史能够在一定程度上降低甚块出口的误预测数。随后,区别于现有文献中基于出口编号的方法,本文提出了基于分支类型的甚块可预测性研究方法,首次从分支类型的角度研究了甚块可预测性。研究结果显示,甚块分支类型和分支目标皆可在无出口编号信息的情况下,使用分支类型历史或顺序目标历史进行预测。该结论为后续提出改进的甚块预测器结构提供了依据。　　以甚块出口可预测性的研究成果为指导,本文对使用O-GEHL预测技术的甚块预测器进行了改进。通过分析文献中使用O-GEHL预测技术对甚块出口进行预测的特点,本文发现O-GEHL预测技术中选择器过多的误预测是导致性能较差的主要因素之一。鉴于此,本文提出了无选择器的O-GEHL甚块出口预测器结构。该方案通过记录预测过程中成员预测器的正确预测次数作为决策依据,与文献中的预测器相比,能够将误预测数平均降低0.7%。进一步的分析发现,文献中O-GEHL出口预测器为满足多值预测要求而做的修改是导致性能下降的又一关键因素。针对该缺点,本文提出了基于O-GEHL二值预测技术的策略。该策略对甚块中每个出口单独使用O-GEHL二值预测器,能够将误预测数平均降低3%。对上述预测器的RTL实现分析表明,相对于文献中的原始结构,本文所提出的方案并不会增加硬件实现代价。　　基于对甚块分支类型和分支目标可预测性的研究成果,本文提出了基于分支类型的甚块预测器。首先,以分支类型历史为基础构建了单级甚块预测器。该预测器使用分支类型历史表示的甚块间历史信息直接对甚块分支类型进行预测,避免了文献中使用出口编号预测分支类型的副作用。在使用TAGE预测技术后,相对于文献中的甚块预测器,本文提出的方法能够将误预测数平均降低10%。随后,根据顺序目标在甚块分支类型预测中占据关键地位的特点,本文设计了两级甚块预测器。该预测器将顺序目标独立出来,使用单独的二值分支预测器进行预测,更符合甚块分支类型的特点。与单级结构类似,基于分支类型的两级甚块预测器无需出口编号,而是使用顺序目标历史进行预测。在使用Piecewise感知器预测器后,该方法相对于文献中的甚块预测器能够将误预测数平均降低11.5%。RTL实现表明本文所提出的方案并不会增加硬件实现代价,是能够提供性能提升的硬件可实现结构。