论文部分内容阅读
随着微电子技术的迅速发展,集成电路的研究与应用已经进入了片上系统(SOC)时代.单芯片的集成度和操作频率越来越高,集成度已经达到了每芯片有数量级上亿的晶体管,并且还在不断提高,这就导致了器件的特征尺寸不断减小.研制和生产出作为集成电路基本元件的小尺寸、高速、低功耗晶体管是微电子技术发展的需要.该论文工作研究的垂直沟道偶载场效应管(VDCFET-Vertical Dual Carrier Field Effect Transistor)是黄敞教授首先提出来研究的一种新结构器件,它横向结构采用单侧接触极引出,工作在大注入状态下(当Vcs>0.9V时),由于电流集边效应在接触区产生-垂直半导体表面的电流通道(也称沟道).它避免了MOS晶体管需要生长二氧化硅层、氧化层不易做薄的缺点,能够利用现有工艺条件缩短有效沟道长度,提高器件速度,而且功耗较低、具有较高的电流驱动能力.这种器件有可能应用到高频、D触发器、环振电路、反相器等重要电路中.该文先从集成电路发展的角度介绍了研究VDCFET的目的和意义.说明了偶载场效应管的结构、工作原理并把它与双极晶体管(BJT)、场效应管(FET)进行比较,着重讨论了偶载场效应管短沟道的形成和大注入效应、接触区电流分布不均对偶载场效应管的影响.实验中偶载场效应管是使用全离子注入实现的,基于LSS理论对离子注入进行模拟得到了短沟道VDCFET的离子注入条件,并通过薄层电阻和扩展电阻两种方法监测离子注入并退火后的杂质分布,得到了离子注入的最佳条件:第一次注P,能量=495KeV,剂量=1.6×10<12>/cm<2>,第二次注P,能量=284KeV,剂量=1.2×10<12>/cm<2>,两次注入形成漏区埋层;第三次注B,能量=76KeV,剂量=2×10<13>/cm<2>,形成接触区;第四次注As,能量=185KeV,剂量=1.1×10<15>/cm<2>,形成源区.重点讨论了热氧化二氧化硅(300A和6000A)、欧姆接触、器件隔离、封装等工艺,并得到了优化的实验条件.实验得到了有效沟道长度~70nm的NPN型垂直沟道偶载场效应管,封装后使用HP4156C晶体管参数分析仪测量了器件的直流特性.源区-接触区结的击穿电压为6V,接触区-漏区结的击穿电压为35V,接触区穿通电压为20V.在稳定工作区域电流约200μA,最高小信号跨导为440微西门子,还给出了器件的gummel plot.在成功研制出器件的基础上我们测量了简单的电路如反相器、或非门、双稳电路等,验证了VDCFET可以运用于数字电路的想法.该论文对作者在区熔单晶硅光晶体管弱光探测方面所做的一些工作也做了介绍,对垂直沟道偶载场效应管的进一步研究提出了相关建议.