随着集成电路的集成密度和性能高速发展,其对半导体存储器的性能指标提出了更高的要求,对大容量、高性能、高密度和低功耗的半导体存储器的追求使得存储器电路设计面临艰巨的任务。本论文以国内自主研发的非挥发性半导体存储器工艺OTP (One-Time Programmable Memory, OTP)存储单元为基础,主要研究了非挥发性半导体存储器芯片的电路设计方法,完成了一款32M容量、8bit数据宽度、22位地址总线、60ns读取速度的OTP半导体存储器芯片设计。论文从系统级、模块级、电路级和物理级对非挥发性存储器芯片设计中的关键设计技术进行了研究。论文首先对非挥发性存储器存储单元的存储特性进行研究,根据OTP存储单元和存储阵列的特性,提出合理的芯片性新能指标,对芯片进行功能定义和模块划分,接着对芯片的各个模块进行电路设计,最后完成各个模块的物理版图实现。论文中设计了一种高密度的译码器电路架构,同时针对阵列提出了解决读取和编程时存在的阵列横向导通电流问题。设计了具有双参考支路能提高读取速度的负载型灵敏放大器电路构架,同时提高了灵敏放大器的精确度。完成了其他主要模块如电源管理模块,ATD模块,数字控制逻辑电路的设计。结合版图布局布线基本方法,对各个模拟模块物理版图的实现进行优化,提高存储密度,增加了芯片的利用率,在数字控制逻辑设计时采用标准单元来综合产生电路。版图设计时,对整个系统合理布局布线,使得系统具有高密度、速度快、存储单元之间串扰小、高压电路负载小、系统面积小、布局合理、信号完整性和对称性好等优点。最终对芯片的后仿真测试结果表明基于该OTP存储单元的非挥发性半导体存储器与国外同等工艺条件下的产品性能相当。本论文的研究成果在非挥发性存储器领域中有着广阔的应用前景和技术优势,对国内非挥发性存储器自主核心技术的积累起到推动作用。