论文部分内容阅读
模数转换器(ADC)是衔接现代电子系统中数字世界和模拟世界的核心器件。流水线ADC由于能够兼顾精度和速度，是目前高性能ADC的主流结构。随着高性能流水线ADC的发展，电路复杂度不断增加，系统级设计成为电路设计之前必不可少的一个关键环节。如何在系统级进行功耗和噪声优化，确定优化的系统级架构及关键参数，如何建立流水线ADC及其非理想因素模型，分析其对流水线ADC性能的影响，为后续的电路设计提供理论指导，是高性能流水线ADC系统级设计的重点所在。本文首先介绍了流水线ADC整个系统及其关键模块（如采样保持电路、子ADC电路、MDAC电路和数字延迟校正电路等）的结构类型和基本工作原理，确定出本文架构设计和系统建模所参照的电路结构。其次，通过非理想因素对首级精度的限制，折衷出最为合理的3.5位的首级精度；以功耗、噪声容限和系统采样电容为重要参数，通过最小比较器数目算法、级间采样电容缩减技术和不同级精度比较等方法，优化系统性能并确定两种较优架构(3.5+2.5×5+3)和(3.5×2+1.5×6+3)；在系统级确定各流水级的关键参数，如环路增益、采样电容和单位增益带宽等。最后，对理想16位流水线ADC，以及系统噪声、时钟抖动、电容失配、信号建立过程、有限开环增益等非理想效应进行系统级建模并仿真，对比两种不同架构的性能，确定较优系统架构；根据系统级确定的设计指标，对16位流水线ADC部分电路模块进行设计与仿真。本文利用Simulink软件对最为优化的两种16位流水线ADC架构进行系统级建模，在温度为398K，采样频率为100MHz，输入信号频率为9.998MHz的正弦波时对模型仿真，并采用快速傅立叶变换法对仿真结果进行测试。仿真结果表明，(3.5×2+1.5×6+3)的架构具有更为优越的性能，其SNR、SFDR和ENOB分别可以达到90.33dB、113.19dB和14.71位。