论文部分内容阅读
对某便携通信终端中的纠错码的编译方法及其FPGA实现方案进行研究，并最终将用FPGA实现的纠错码模块嵌入到该终端中。 首先介绍了系统的总体设计方案，接着分别分析了里德—索洛蒙码、交织和卷积码的编译原理并给出其数学结构，然后根据得到的数学结构分别给出基于FPGA的内外码的硬件具体实现方法并在Quartos Ⅱ平台上对此仿真以及在Matlab平台上对结果进行验证；最后给出纠错码模块应用在通信终端上的测试性能表。 测试结果表明，纠错码模块设计达到工程标准的要求。同时基于FPGA设计的纠错码模块适应以后终端用于高速数据传输的应用场合。