随着集成电路制造技术的快速发展,出现了片上系统(System onChip,SoC),一种高度集成的单芯片嵌入式系统。目前SoC已经成为国际超大规模集成电路的发展趋势和集成电路的主流,引领嵌入式系统的发展。SoC的高度集成特性、高性能要求以及高额的设计、流片费用,要求设计者在布局、布线及流片前,必须保证系统功能正确无误,但是验证如此复杂的嵌入式SoC是非常困难的。而且,随着集成度的不断提高,嵌入式SoC验证将更加困难,验证技术已经落后于设计技术,验证最终设计的正确性被视为设计更大规模的系统的重要瓶颈。传统的验证方法是软件和硬件分开验证,在硬件设计周期,进行硬件验证,而软件验证必须等到硬件平台搭建好后才能进行。本文建立了一种基于硬件加速器FPGA和指令集模拟器ISS对嵌入式系统功能进行软硬件协同验证的方案,并对该方案进行了深入的探讨和研究。(1)将该方案模型,依据功能划分三个阶段,层次清晰;(2)针对此方案的实现,设计改造了传统的ISS,使其能够适应协同验证环境,并设计实现了改造后的ISS模拟调度核心算法和寄存器加载指令模拟算法;(3)分析了协同验证过程中软硬件交互技术,给出总线功能模型BFM结构及其详细的工作过程,并设计实现了总线时序产生的相应算法。(4)分析讨论了软硬件协同过程中的同步问题,并设计实现了其协同同步算法。(5)设计实现了基于Monitor和Host的调试环境。最后将该方案应用到具体实例中,经验证分析表明,基于FPGA和ISS的协同验证方法,在对嵌入式应用系统验证中与其他几种常用方法比较具有较明显的优势。