论文部分内容阅读
为解决软件无线电应用扩展到射频,即射频模块软件可配置的问题和CMOS工艺中由于电压裕度低、数字开关噪声大等因素将射频和数字电路集成在一个系统中设计难度大的问题,TI公司提出数字射频的新思路。全数字锁相环(ADPLL)是数字射频中最重要的模块之一,它不仅是发射机实现软件可配置通用调制器的基础,还是为接收机提供宽调频范围本振信号的基础。本论文针对数字射频中的ADPLL的系统特性以及其各重要模块进行了深入研究,并完成了以下工作:1)建立了一套ADPLL电压域Verilog-A模型。通过该模型在当前计算水平下快速地对锁相环进行瞬态仿真。然后使用matlab对仿真所得的数据进行处理来获取锁相环在闭环情况下的动态和静态特性,用于早期阶段在系统级层次对电路模块进行优化设计。通过对ADPLL系统进一步研究,本论文还提出了一种自适应II型环路滤波器,并利用上述Verilog-A模型进行仿真验证。实验结果表明该环路滤波器既能够实现环路的快速锁定,还具有很好的带内噪声抑制性能。2)提出了一种基于失配电容对数控变容结构的数控振荡器(DCO)。在该DCO中变容结构利用两个失配电容对对PMOS变容管最小有效变容值进行缩小变换。实验结果表明本论文提出数控变容结构不仅能提高调频精度,还能使调频精度的提高不依赖于工艺库的特征尺寸。3)提出了一种基于单沿的时间数字转换器(TDC)系统。该TDC延时单元由两级特殊的反相器构成,通过合理选择两级反相器的尺寸可使总延时小于传统延时单元的一半,从而提高TDC的分辨率。为了进一步提高TDC的分辨率,本论文还提出利用互连线实现等延时对TDC进行插值的方法。通过这种方法,可以在当前工艺水平下采用门延时链的TDC也能实现数皮秒的分辨率。4)提出了一种基于ABCD矩阵、并考虑电磁波传输延时的适用于长互连线的延时估算模型。实验结果表明本论文模型在电磁波传输延时和上升/下降沿延时相当时能有效提高估算的精度,而当后者远大于前者时能保证和传统模型一样的精度。