本文针对电网数据采集系统作为高速数字系统，包括多个电源给各芯片供电；FPGA、DSP进行数据采集和计算时速度很快；A/D采样时要求精度很高，对采样信号的抗噪声处理和采样精度等都将影响采集信号的完整性，影响后续处理板的处理效果的复杂应用环境，对高速数字电路设计中的电源完整性问题作了一定的分析与研究。　　本文的主要内容包括：分析和研究电源完整性问题产生的原因和几个影响因素，及其对电网数据采集系统各部分产生的影响；着重分析了同步切换噪声现象，并利用Saber软件对其进行仿真；推导建立了组成电源分配系统的开关电源模块、电源/地平面模型和旁路电容模型，并分析了旁路电容在解决电源完整性问题中的重要作用；利用Cadence SPECCTRAQuest Power Integrity仿真工具，将所建立的模型有效应用到电网数据采集系统的数据处理与传输板的电源完整性分析中，对部分电源分配路径进行了优化设计；将一种高阻抗电磁表面结构 EBG，应用到具体电路设计中来减小同步开关噪声和提高模数信号的隔离度；对电网数据采集系统的只有高速数字信号的数据处理与传输单板进行了电源完整性仿真，分析了 PCB的平面层谐振现象、电源/地平面的隔离度、电源阻抗分析及去耦策略、数字信号的同步开关噪声现象、AC电流源扫频等；通过去耦，在电路板上添加大量去耦电容，且选择合适的电容值，利用仿真的方法来替代反复试验。