论文部分内容阅读
近年来，随着LCD、PDP等平板显示技术的发展，数字显示接口替代传统的模拟接口己成为必然趋势。数字视频接口(Digital Visual Interface，DVI)是由Silicon Image、Intel、Compaq、IBM、HP、NEC、Fujitsu等公司共同组成的数字显示工作组(Digital Display Working Group，DDWG)推出的数字显示接口标准。DVI作为一种优秀的接口标准的提出，不仅解决了显示器高分辨率和高刷新率的问题，而且进一步降低了平板显示器的成本、提高了稳定性和显示性能，得到了世界范围内业界人士和厂商的大力支持。
本文以DVI标准(修订版1.0)为基础，阐述了数字视频信号接收器的核心内容，包括DVI接口结构、最小转换差分信号(Transition Minimized Differential Signaling，T.M.D.S.)、收发系统等，这种具有低电压摆幅、以差分信号传输的串行接口能提供从VGA(640×480像素)到QXGA(2048×1536像素)的解决方案，单个T.M.D.S.链路最大数据传输速率可达到1.65Gbit/s。
在上述理论的基础上，对实现DVI接收功能的芯片进行了系统结构定义和电路模块划分。采用数模混合信号集成电路和SOC设计方法设计并实现了满足DVI标准要求的数字视频信号接收芯片，包括时钟数据恢复电路的算法、内置频率补偿的低压差(LOW-Dropout，LDO)电压调整器、数字锁相环(Digital PhaseLocked Loop，DPLL)、电荷泵锁相环、电平转换电路、过采样电路等模块的设计，构成了一个完整的超大规模数模混合片上系统(System on chip，SoC)。
通过在过采样电路和数字锁相环之间增加弹性缓冲电路，DPLL同时对10bit并行的数据进行相位检测判断，提高了判断的正确率，数据传输的误码率得到改善；在实现10bit数据恢复的同时，电荷泵锁相环只需输出12相位的采样时钟信号，减小了锁相环的设计难度以及过采样电路的功耗。
改进了电荷泵锁相环中的V-I电路，降低了压控振荡器的增益，改善了控制电压的波动对压控振荡器频率的影响，从而减小时钟抖动，采用频率检测电路对输入时钟信号频率进行自动检测分段，实现了大的频率捕获范围。采用Hspic＿RF工具对压控振荡器的抖动和相位噪声性能进行了仿真估计。
芯片采用双电源方案实现，模拟电路和数字内核分别采用3.3V和1.8V电源，设计了一种新的LDO调整器结构来实现芯片内部电压的调整，采用内部频率补偿电路实现环路稳定，能够提供精确的与负载无关的频率补偿，可实现外接多层陶瓷电容，极大地降低成本和改善瞬态响应。
采用SMIC 0.18um超深亚微米CMOS混合信号工艺进行了流片验证，测试结果表明，输入三路并行的1.65Gbps/ch的UXGA格式像素数据、传输电缆长度2米条件下，系统时钟信号抖动峰-峰值为183ps，均方值为24ps，达到DVI标准单链路数据传输的要求。