随着嵌入式技术的广泛应用，便携式设备在人们的日常生活中扮演着越来越重要的角色，这些设备往往对功耗有着严格的要求，功率消耗极大地影响了产品的尺寸、重量以及正常运行时间，这些因素决定了产品的市场竞争力。因此对嵌入式系统的低功耗研究一直以来都是嵌入式设计中的一个重要课题。存储子系统是嵌入式系统中能量消耗的主要因素之一，降低它的功耗可以有效地降低整个系统功耗。其中SDRAM是目前嵌入式系统中使用最为广泛的存储器，它本身提供了多种功率消耗的操作模式，通过动态管理SDRAM的操作模式，可以有效地降低存储系统的功率消耗。 本文简要说明了SDRAM的操作过程及其性能特点，解释了选择SDRAM进行功耗优化的原因。文中以Garfield系统芯片作为实验平台，简单介绍了其外部存储器接口的设计架构，指出在此基础上进行功耗优化的实现方法--加入预测电路，通过动态管理SDRAM的操作模式来获得功耗收益。文中详细说明了作者选择的三种预测电路在系统中的实现方法和工作流程，在RTL实现的基础上，以MIBENCH标准测试程序为例，对比了Garfield系统在三种预测电路下的优化结果，选择了其中的最优电路作为Garfield存储子系统功耗优化的最终方案。采用预测电路的优化方式可以获得明显的功耗收益，测试结果中在打开Cache单元的条件下，采用预测电路的控制器可以以小于2％的性能损耗在相同测试程序下减少SDRAM高达58％的功率消耗。 最后，分析了本文中采用的功耗评估方法存在的不足之处，提出了本课题的研究前景。