自从上个世纪30年代锁相环理论被提出来以后，锁相环在电子和通讯等领域得到了迅速而广泛的应用。在数模混合系统中，锁相环是最基本的模块之一，它们被用来进行时钟和数据恢复，解调或者频率合成。本文设计了一个快速锁定的电荷泵锁相环电路，可以作为800MHz和640MHz时钟发生器，用作单片机等的基准时钟信号的产生模块。对于传统的电荷泵锁相环，环路带宽ω_c的选择需要在锁定时间和输出相位噪声之间进行折衷，为了最小化输出噪声抖动，锁相环的环路带宽应当尽可能小，但减小环路带宽会增加锁定时间，为了获得最好的跟踪和捕获特性，环路带宽应尽可能的大。为了得到快速锁定的锁相环同时满足好的噪声性能，通常采用双斜率鉴频鉴相器，它包含一个用于细调的PFD和一个用于粗调的锁定检测器。本文所采用的结构能够有效地减小锁定时间，同时环路的稳定性没有改变。本文设计的锁相环采用SMIC 0.18um CMOS工艺，工作电源电压为3.3V。使用Mentor公司的射频电路仿真工具EldoRF进行电路仿真。仿真结果表明，改进的锁相环的锁定时间小于1.2us，比普通的锁相环的锁定时间减小了很多。工作在800MHz频率下时，整个锁相环的功耗是21mW。本文分析和总结了锁相环系统的设计理论，并对电路中的各个子模块做了优化。文中给出了一个带差分控制的三级环形压控振荡器，该压控振荡器的调谐范围为560MHz到1020MHz，相位噪声在1MHz频偏时为-101.2dBc／Hz，功耗为16.8mW。