近年来,随着电网发展,高压大功率半导体器件作为柔直装备的核心器件,对器件的电压等级及可靠性提出了更高的要求。高压功率芯片作为高压器件的核心部分,其重要性也日渐突出,而芯片终端耐压特性和影响因素对于芯片设计具有重要意义。目前针对芯片终端的研究主要关注其击穿电压及其可靠性,国内虽已具有相关的工艺,但终端电场的影响因素未见系统性研究。因此,围绕国内高压功率芯片的终端设计亟待研究终端结构的工艺因素、结构因素及界面电荷对终端电场特性的影响。本文以3.3kV耐压等级的功率芯片终端结构为研究对象,对适用于3.3kV耐压等级的多种功率芯片的终端结构进行分析和研究,主要工作内容和研究成果包括以下几个方面:首先,通过解析某国产3.3kV的快恢复二极管芯片,获得了相关的终端结构以及对应的场环结构参数。对TCAD软件仿真所用的物理模型进行调研。基于解析所得数据,结合主流工艺,对场环结构进行了仿真建模。当界面电荷浓度为4×1011 cm-2时,实现了 3950 V以上的耐压,满足了工业设计的需求。利用仿真软件对其各项工艺影响因素进行分析,揭示了各项工艺因素对场环结构的击穿电压的影响规律和影响机理。其次,针对场环结构的缺点,仿真设计了用于3.3kV耐压等级IGBT芯片的场环加场板复合终端结构。当界面电荷浓度为4×1011 cm-2时,实现了 4200V的耐压,满足了工业设计的需求。利用仿真软件对其结构影响因素进行仿真分析,揭示了氧化层厚度与场板长度对终端结构击穿电压的影响规律和影响机理。此外,对场环加场板复合终端结构与钝化层进行了联合仿真,获得了终端与钝化层内部的电场分布情况。最后,针对场环、场环和场板复合终端结构存在的问题,利用半绝缘多晶硅（Semi-insulated Polysilicon,SIPOS）、横向变掺杂技术（Variable lateral doping,VLD）和结终端扩展技术（Junction Terminal Extension,JTE）设计一款 3.3kV的高压深结复合终端结构,所提出的新结构能显著提高击穿电压且能有效改善界面电荷对VLD-JTE复合终端结构击穿电压的影响。利用仿真软件对其主要影响因素进行了仿真分析,揭示了其对新结构击穿电压的影响规律和影响机理。