近几年里,电路的功耗逐渐地成为VLSI系统设计考虑的关键因素,尤其是随着便携式电池供电系统的广泛应用,功耗的重要性日益显著,并已经成为继工作频率和芯片面积之后,又一个限制电路性能和成本的关键因素.这为集成电路的设计增加了一个新的设计考虑,从而增加了集成电路设计的复杂性.目前已经涌现出很多降低电路功耗的设计技术,其中adiabatic技术是众多低功耗设计技术中比较新颖的一种,具有较好的发展优势和潜力.该文分析了adiabatic电路的功耗模型和传统CMOS电路的功耗模型,从理论上阐明adiabatic电路在降低功耗方面的优越性.针对目前adiabatic电路设计技术,总结了adiabatic电路主要的一些电路形式,重点对单相时钟adiabatic电路做了深入的分析.在前人成果的基础上,对adiabatic电路进行进一步的研究,从电路级的设计层面上对adiabatic电路进行改进,提出了改进后的电路结构,包括改进的单相时钟adiabatic电路和可控制单相时钟adiabatic电路.后者实现了对电路功耗的控制,进一步拉加了adiabatic电路的优越性.最后通过一个8bits超前进位加法器的设计,从系统角度对改进adiabatic电路进行模拟验证.模拟采用的工艺条件是TSMC的0.35μm工艺,模拟结果证明基于改进adiabatic电路的加法器在性能上有了很大的提高,降低了功耗,提高了工作频率.由于CMOS电路是目前数字电路设计的主流,相应的有很多比较成熟的低功耗设计技术.所以论文自始至终都将adiabatic电路和传统的CMOS电路进行比较,从基本的功耗模型到具体的电路,从而充分地体现了adiabatic电路在降低电路功耗方面所具有的优越性.