随着超大规模集成电路的发展，借助于硬件描述语言（HDL）与高级综合（HLS）进行芯片设计已势在必行。高级综合也叫行为级综合，其基本任务是完成从数字系统的行为描述到寄存器传输级（RTL）设计的转换。高级综合技术的研究在当前倍受关注。本文是对高级综合的前端——VHDL编译器的研究和实现，在对VHDL子集进行分析的基础上选择了CDFG的内部表示模型，并提出了实现该CDFG模型的算法。 论文第一章对当前高级综合技术和硬件描述语言的发展现状进行了简单的介绍，论述了发展VHDL语言的原因，介绍了VHDL语言的的三种描述风格。何处可以得到有关VHDL的最新信息。 论文第二章论述VHDL语言子集的选取，需求分析，程序的总体设计以及本文选择的编程语言和设计方法。 论文第三章讲述了编译程序中符号表的建立及其管理。 论文第四章对编译器内部表示模型进行了研究和分析，针对所选定的VHDL子集，建立了CDFG的内部表示模型并讨论了VHDL子集中基本语句的CDFG表示，给出了它们的通用表示及实例。 论文第五章详细介绍CDFG的生成，给出了从数字系统的VHDL行为描述到CDFG的生成算法，提出了编译阶段的主要问题并讲述了本文的解决方法。 论文第六章论述了仿真系统的研究与实现。对作者参与实现的逻辑分析仪软件部分作以简要的介绍。 论文第七章对全文进行了总结并提出了今后进一步的研究方向。