数字电视信号在传输过程中由于受到各种信道噪声以及多径衰落等干扰因素的影响,必将产生信息失真和误码,因此为了保证数字电视信号的传输质量,数字电视传输系统中广泛使用了信道编码技术。本文对国标DMB-TH系统中采用的信道编码方案进行了比较深入的研究,并在FPGA平台上实现了基于国标DMB-TH标准的编译码器,并对所设计的编译码器进行了仿真与验证,以确认设计的正确性,具体包含以下几个方面的工作。首先介绍了LDPC码的发展及其应用,并对国标中采用的QC-LDPC进行了深入的研究。据国标中QC-LDPC码的特点,设计并实现了可以支持国标中三种码率的多码率编码器。设计中采用对关键模块SRAA电路复用的方法,在不影响编码速率的情况下减少了硬件资源的消耗,并通过了仿真验证。然后仿真了基于国标的四种译码算法,最终选择偏移最小和算法作为译码器实现的方案。经过大量的仿真实验,最终确定偏移系数为30,将译码迭代次数设置为20次时,最坏的情况下其性能比BP译码算法低0.1dB左右。在硬件实现方面,采用部分并行译码结构,根据校验矩阵的特性,设置了最优的参数,使得其在译码速度和资源消耗方面达到一个较好的折中。并最终在FPGA平台上对译码器进行了验证,实际译码结果与理论仿真结果相比,虽然在性能上有稍许的损失(0.1dB),但是完全满足系统要求。