为了适应SoC芯片性能的要求，VLSI的的密度和复杂度随着不断缩小的设计规则而不断增加。那么对于复杂的SoC芯片如何能够对其长期工作的可靠性进行评估就成为一个重要的问题。超深亚微米下的CMOS电路长期可靠性是由MOSFET的微观失效机制来决定的，对CMOS电路可靠性的评估和改善应该在失效模式分析和对基本的物理失效机制正确理解的基础上进行。本论文重点通过对影响超深亚微米器件可靠性的几种最主要失效机制进行分析和建模，建立起了对交流工作状态下的电路可靠性退化的评估算法体系。并且设计了一个半导体集成电路可靠性评价平台软件体系架构，将可靠性退化评估算法进行了系统集成。该平台最终在Cadence设计环境下实现完成。论文首先介绍了超深亚微米器件的基本特性、用于描述其行为的BSIM3器件模型和电路仿真分析的基本原理，并描述了Cadence工具的基本组成。然后，对超深亚微米MOS器件的可靠性退化机理进行了分析和建模。对引起超深亚微米电路长期工作失效问题的三种最主要失效机制即MOSFET的热载流子注入引起退化(HCI效应)、负偏置温度不稳定性(NBTI效应)以及栅氧化层经时击穿失效(TDDB失效)进行研究，并建立在静态应力下的退化模型和电流模型，可以对器件参数的退化和寿命进行预测和评价。以此为基础，又提出了各自适用于电路工作条件下来预测器件退化的相关准静态模型。在MOS器件3种主要失效机制的物理模型基础上，进一步提出了电路可靠性仿真方法。本论文提出了对模拟和数字电路适用的电路长期工作寿命的仿真预测算法，利用这些模型工具来评价和预测CMOS电路长期工作条件下整体退化情况和电路的可靠工作寿命。并在Cadence设计环境中进行了实现。进一步提出一种MOSFET的退化漏电流模型，又称为△I_d模型，对HCI应力条件下电路退化后的工作波形进行仿真预测。这一△I_d模型采用单一等式形式进行描述，在全部三个工作区域连续可导。通过这些仿真算法的使用，本论文实现了器件级电路可靠性仿真的基本功能。在可靠性模型参数提取方面，本论文提出了一种多目标全域优化提取的参数提取方式。采用这一方法，可以对同一种工作条件下的多个模型参数同时进行优化提取，这样提取的结果不仅可以使被拟合模型同时满足拟合条件，而且能够得到反映多个模型参数内在联系的最优参数集。通过将这一方法在可靠性参数提取工具OPTIMRel中实际使用，取得了良好的效果。最后，设计并实现了一个超深亚微米集成电路可靠性仿真评价平台。在这一部分先描述了可靠性评价平台的软件体系结构，综合考虑了对硅MOS器件和电路可靠性研究领域的一些共同需求，使其能够适用于集成电路可靠性评价领域中大部分应用模式。然后，给出了可靠性算法设计集成方法及其实现。在这一软件体系结构指导下，设计实现了“西安电子科技大学集成电路可靠性分析系统”(XDRT系统)作为这一软件体系结构的一种实现方式。XDRT可靠性分析系统的设计实现为超深亚微米MOSFET电路可靠性的研究提供了一个平台，并且为今后对电路可靠性的进一步研究奠定了基础。