论文部分内容阅读
随着集成电路的发展，越来越多的电路应用采用集成度高、设计周期短的数字电路实现。这就对模数转换电路的精度、转换速度和功耗等提出更高的要求。从而产生了一种新型模数转换处理技术，即把电压域的信号处理转向时间域的信号处理，于是时间数字转换器应运而生。本文设计的时间数字转换器是采用过采样技术的基于多路可控环形振荡器的时间数字转换器(GRO-TDC)。它具有电路实现简单的特点以及在不需要校准电路的情况下就可获得量化误差和电路不匹配误差的一阶整形。本文首先介绍了时间数字转换器的基本原理，以及几种主要的门延时时间数字转换器和低门延时时间数字转换器的拓扑结构与工作原理，并针对它们的缺点提出本文采用的过采样技术进而给出基于可控环形振荡器的时间数字转换器的拓扑结构。其次，分析了影响一阶噪声整形特性的因素主要是转移误差，建立转移误差的抽象模型，并通过电路仿真验证此模型，进而得出减小转移误差的方法。结合提高分辨率的环形振荡器几种电路结构，提出了本文采用的多路可控环形振荡器，分析其转移误差。然后，从简单的计数器相位处理技术引出寄存器相位处理技术，并在简单基于可控环形振荡器的时间数字转换器中应用此技术，解决信号抖动和计数溢出的障碍，进而在复杂的基于多路可控环形振荡器的时间数字转换器中采用此技术。基于以上工作，完成了本文设计的多路GRO-TDC的整体电路设计。最后，在SMIC0.18μm工艺模型下，给出多路GRO-TDC的版图和仿真结果。本文设计的16位输出多路GRO-TDC实现的功能指标为：分辨率5.5ps，采样率50Msps，动态范围0.2ns-45ns。核心电路面积350μm×390μm，芯片面积840μm×850μm。