随着计算机和电子商务的不断发展,信息安全变得日益重要。公钥密码系统是信息安全领域的重要分支,椭圆曲线密码系统作为目前已知的所有公钥密码中单比特安全性最高的密码算法,获得了广泛的应用。本文研究了椭圆曲线密码SoC设计的相关技术,提出了一种适合于椭圆曲线密码算法的SoC结构。首先介绍了SoC设计的背景和软硬件协同设计方法学,并分析了椭圆曲线密码算法的理论基础和SM2国密算法。其次分析了素数域椭圆曲线密码算法的软件效率,针对软件算法效率较低的问题,对密码系统进行了合理的软硬件划分,并提出一种适合椭圆曲线密码算法的SoC架构。根据软硬件划分的结果,提出了一种适合于椭圆曲线密码SoC的硬件加速器设计,并采用ASIC设计方法实现了该ECC硬件加速器。ECC硬件加速器支持素数域上位宽为64倍数的192位、256位到2048位的点乘和素数检测,并配备了紧耦合的存储单元。基于HJTC0.11um eFlash单元库综合的结果表明,加速器的最大工作频率可以达到160MHz,面积约为0.6mm2。在50MHz的频率下,192-bit非固定点乘运算性能为167次/s,256-bit非固定点乘运算性能为94次/s。实验结果表明,该加速器的单位面积性能高于其他同类设计。密码芯片实现了SM2商用密码标准规定的6种算法,芯片面积约为4mm2。数字签名的速度为64.1次/s,验证签名的速度为25.6次/s,公钥加密的速度为35.7次/s,公钥解密的速度为60.2次/s,密钥生成的速度为72.7次/s,密钥交换的速度为11.8次/s。实验结果表明,该加速器的单位面积性能高于其他同类设计。