本文给出了一种用于平板显示器(Flat Panel Display)的定标器芯片的前端设计,并对芯片前端设计在FPGA实现的基础上进行了逻辑功能验证。本文首先介绍定标器的功能和工作原理,然后给出定标器芯片的结构设计,最后对定标器芯片的前端逻辑验证过程加以说明,包括提出验证方案、设计测试PCB以及根据验证结果的反馈调整设计。文中设计的定标器芯片除了具有对输入视频信号分辨率进行缩放的基本功能外,通过内置图像增强后端处理模块还可以对输出进行图像效果增强处理。定标器芯片的主体是图像缩放引擎,它负责对图像数据进行插值运算,改变图像的分辨率。图像缩放引擎采用双线性插值(Bilinear interpolation)算法。为了降低硬件复杂度、缩小面积,算法的硬件实现采用查表的方法获取插值系数。针对视频图像的传输特点,本文所述图像缩放引擎采用水平方向和垂直方向缩放分开进行的结构。这种结构可以简化寻址数据部分的复杂度,节省电路面积。除上述两个模块,定标器芯片中还包括输入模块、显示时序控制模块、微处理器接口模块等辅助模块。定标器芯片前端设计通过FPGA实现进行逻辑验证。实际工作频率要求较高的定标器芯片的逻辑验证具有一定的复杂程度,整个逻辑验证环境的搭建需要考虑诸多问题。本文的重点为定标器芯片的逻辑验证。本定标器芯片前端设计用Verilog HDL语言给出寄存器传输级(RTL)描述,并进行了逻辑功能仿真。FPGA平台的逻辑验证结果显示,芯片前端设计满足预期的性能要求。