随着器件尺寸进入纳米级水平，半导体技术的工艺日益精细，对器件结构和制造工艺带来一系列挑战。作为半导体工艺模块中重要的一部分，接触孔模块的尺寸同样需要不断减小，对光刻、刻蚀和淀积等工艺的要求不断增加，同时造成了电阻和寄生电容的增加，影响器件性能的提升。本文研究了小尺寸接触孔的电阻、寄生电容和应力等相关问题，并对其影响机制进行了探讨。　　为了实现小尺寸的接触孔结构，使用内侧墙工艺和自对准的氮化硅刻蚀的方法在i-line光刻形成的直径500纳米的接触孔的基础上得到了纳米级的接触孔结构，其中自对准氮化硅刻蚀方法可以将接触孔的宽度降低到20纳米及其以下。在形成的小尺寸接触孔中淀积W/TiN/Ti接触孔金属，通过对不同大小的接触孔电阻的比较、分析发现界面接触电阻对接触孔电阻的影响较大。减小CVD TiN的厚度并优化其工艺来减少甚至消除界面层，可以极大的降低接触孔的电阻。　　为了实现更小的接触孔电阻，可以使用具有更小的电阻率的铜代替钨作为接触孔填充金属。在铜接触孔中扩散阻挡层和铜的界面特性不佳会影响铜接触孔工艺的可靠性。通过在真空腔室中连续溅射Cu/Ta/TaN薄膜实现了良好的界面粘附性，但这种方法对于热处理后的界面粘附性改善不佳。通过Ta覆盖层结构和图形化方法，可以进一步提升热处理后的界面特性。研究发现，硅化物衬底上的Cu/Ta/TaN（10纳米）经过500摄氏度30分钟的热处理后，无法阻止Cu的扩散。而在硅衬底上由于自然氧化层的存在，TaN溅射过程中生成的TaSiON界面层能够显著提升阻挡层的效果。进一步研究发现，铜原子在多晶的PVD Ta/TaN中的快速扩散导致了阻挡层的失效，而采用非晶TaN阻挡层在提升阻挡层效果的同时会导致铜接触电阻在小尺寸情况下不再具有明显的优势。　　除了Cu之外，还可以采用银替代钨作为接触孔的填充金属。由于可以采用较薄的TiN阻挡层，相对于钨接触孔电阻，银接触孔的电阻最多可以减小到其一半。通过对银接触孔的肖特基结的反向电流的比较，发现同样在500℃，30分钟的条件下，5纳米的TiN即可以防止银的扩散。　　在接触孔电阻特性的分析结果的基础上，通过仿真对接触孔集成技术进行了研究。随着器件尺寸的减小，接触孔电阻和寄生电容不断增加;而通过改变侧墙厚度可以调节接触孔电阻和寄生电容的大小，实现最小的CMOS反相器的延时。　　小尺寸的后栅工艺中，后硅化物工艺被应用，Ti-Si接触可以实现无硅化物的接触结构，但是受到表面掺杂浓度的限制，其接触电阻明显大于NiPt硅化物的接触电阻。通过表面掺杂设计可以实现较优的Ti-Si接触结构，得到较理想的接触特性。　　采用接触孔应力技术可以提升沟道迁移率，其在沟道产生的应力随着接触孔与沟道的距离的减小而增大，随着源漏区的外延厚度增加会减小。通过对应力传导方式的分析，发现不同侧墙材料可以调节沟道应力大小;因而通过外延厚度和侧墙材料的选择，可以在同一种接触孔应力下实现对NMOS沟道应力的增强，并减小对PMOS的不利影响。