本文着重对Σ-ΔADC中抽取滤波器的低功耗设计进行研究。通过采用Noble定理和多项分解相结合的方式改进系统算法架构，并优化电路结构达到降低功耗的目的。仿真数据表明，采用该方案后，抽取滤波器的功耗减少50%。Σ-ΔADC主要用于高精度的数据转换、精密测量中。它主要包括两个部分：Σ-Δ调制器和数字抽取滤波器。其中，Σ-Δ调制器以远大于信号Nyquist带宽的频率对信号进行采样，并对输入的模拟信号进行调制，输出为高速、低精度的数字信号。其中，有用信号与绝大部分的噪声处在两个不同的频带。为除去该数字信号中的噪声，实现噪声和有用信号的分离，需要使用数字抽取滤波器对其进行滤波和降采样。且Σ-Δ ADC的精度取决于Σ-Δ调制器，功耗和面积取决于抽取滤波器，本文以其功耗为出发点，在减少功耗的基础上对面积进行优化。本文设计的低功耗抽取滤波器是针对具体应用而言的，但其方法也适用于其他领域的低功耗滤波器设计。文中的Σ-ΔADC主要用于信号Nyquist带宽为15Hz的低频测量领域，其过采样率为1280，过采样频率为19.2kHz，实现24bits分辨率、有效位数为18bits的高精度输出。针对该Σ-Δ ADC，抽取滤波器的系统指标为：抽取率为1280，通带(0~3Hz)衰减小于0.01dB，阻带混叠小于100dB。针对该设计指标，抽取滤波器的结构采取4阶320抽取率的CIC抽取滤波器、2倍抽取的CIC补偿滤波器和2倍抽取的半带滤波器级联而成。在以低功耗方案设计该CIC滤波器的过程中，将此滤波器分解为一个4阶5倍抽取率的CIC滤波器和4阶64倍抽取率的CIC滤波器，由于CIC补偿滤波器设计之初留了一定的裕度。为对其功耗进行优化，对CIC滤波器的结构进行底层改进，使高频单元的运算量的大大减少，从而减少功耗。同时，在电路综合上采取门控时钟代替使能信号、逻辑优化技术来减少非必要翻转，从而减少功耗。为验证本论文中的低功耗方案，采取常规设计与低功耗设计的数字抽取滤波器对比设计方案，其中，常规设计的数字抽取滤波器已经流片，测试结果良好，低功耗设计的抽取滤波器采取相同的设计流程，从Matlab系统级验证、Modelsim电路级仿真、FPGA板级验证到利用Synopsys公司的软件对其进行ASIC芯片设计的一系列设计流程。经验证：采取低功耗设计的抽取滤波器在功耗和面积上较之常规设计的抽取滤波器都有所减少，其中，功耗较少近50%，面积减近25%。在性能上，后仿真SNR达到120.9dB，有效位数19.8bits。