数字存储示波器作为高速、瞬态信号的检测工具,在现代电子科技的发展中显得越来越重要。本课题讨论了一种基于SOPC技术的数字存储示波器设计与实现方案,主要研究了在实时和等效两种取样方式下,数字存储示波器的高速数据采集系统、等精度测频系统、显示控制系统等相关问题,并阐述了此方案的软硬件实现。该方案紧跟嵌入式系统的发展趋势,采用在FPGA中嵌入32位NiosⅡ软核处理器作为控制核心,并利用FPGA中的可编程逻辑资源构成该嵌入式系统的外围数字电路,形成了整个数字存储示波器的数字控制核心。采用片外SRAM作为波形存储器,使采样数据的分析更加灵活,并实现了深存储的优势。整个设计完成了对输入模拟信号的实时采样和等效采样,并精确的测量出其频率和占空比,通过显示控制系统将信号的波形、频率及占空比显示在LCD上。设计中FPGA内部的硬件数字电路采用Verilog HDL语言编写;NiosⅡ软核处理器工作所需要的程序采用C语言编写。本课题设计的系统应用软件与相关硬件配合工作,很好地实现了数字存储示波器的多种功能,并对其进行了整体测试和结果分析。由于方案采用SOPC技术,将高速软核处理器及数字电路集成在同一片FPGA芯片中,形成一个可编程片上系统。因此,整个系统处理速度快、配置灵活、可靠性高,且具有灵活的现场可更改性。本文也对使用SOPC技术进行嵌入式系统的软件开发提供了一个很好的设计实例。