无线通信技术的飞速发展，特别是高峰均比的数字调制信号的日趋主流，对高功率射频放大器的效率带来了越来越大的威胁，且对功放线性度提出了越来越高的要求。预失真技术是根据功放特性提出的改善线性度的办法，降低峰均功率比则是直接根据信号源特性提出的改善功率放大器效率的解决方案。为了提高功放的效率，已经出现了多种降低信号峰均功率比的方法，其中限幅类技术正在以其简单的原理，可实现性强以及较好的效果获得越来越多的关注。 限幅类降低峰均功率比技术依托了高速发展的数字技术，将原本复杂的频域内的数字处理转化到了灵活可靠的数字域中，大大降低了实现的难度。同时数字限幅器的着眼点是3G中大量涌现出来的多载波、高峰均功率比信号，非常符合未来通信技术的数字化趋势，有着广阔的发展前景。 本课题主要对比了在数字域实现限幅类降低峰均功率比的两种算法，直接限幅滤波算法和峰值加窗算法，并且选取了效果更好的峰值加窗算法进行硬件实现。本文研究的数字基带限幅器是基于限幅类峰值加窗算法，在幅度检测器之后采用了带有反馈结构的FIR滤波器实现防止产生负幅值的窗函数。文中先对功放的特性和Crest Factor(波峰因子)概念进行了简要的介绍，然后详细分析并对比了直接限幅滤波和峰值加窗算法各自的特点及其仿真结果，给出了峰值加窗数字限幅器详细设计和QuartusⅡ中FPGA程序仿真结果，最后对搭建的FPGA硬件系统进行了实测，给出了实验测试结果，两载波cdma信号PAPR经过峰值加窗降低了2.44dB。整个限幅器的性能良好，达到预期的设计目标。