高精尖、移动便携和大众消费类等电子应用系统复杂性的增加，对处理芯片和存储芯片的操作速度、功耗、可靠性、制造成本的要求越来越高，存储技术上的革新势必会成为推动整个微电子技术发展的重要力量。相变存储器（PRAM）具有非挥发性、读/写速度快、循环寿命长、功耗低、结构简单以及与CMOS工艺兼容等优点，是未来最有可能普遍推广的存储技术之一。降低RESET电流、减小器件功耗、提升存储密度和提高疲劳特性是PRAM主流的研发方向。从器件结构设计上减小有效相变体积是降低RESET电流的有效方法之一，也是提升存储密度最为有效的方法。水平全限制结构可近似认为是被“放倒”的限制型垂直结构，有效的相变体积能够精确界定，同时能够兼容不同相变材料的制备，拓展性好，尤其在研究纳米尺度相变机理方面具有独特的优势。因此，研发制备“Metal-Quantum Dot-Metal，M-QD-M”结构的方法在表征新相变材料的小尺寸器件特性方面具有非常重要的意义。　　本论文针对如何制备相变材料全限制结构的问题，开展了侧墙工艺、电子束曝光工艺和相变腐蚀工艺用于自对准制备全限制结构PRAM，主要创新成果如下:　　1.介绍了用侧墙工艺制备水平全限制结构PRAM的工艺流程、工艺结果、测试结果和工艺讨论。侧墙工艺通过薄膜淀积和干法刻蚀定义分辨线宽，能够突破光刻机分辨精度的限制，我们设计的SiNx侧墙既用作刻蚀GST的掩膜，又用作剥离工艺的牺牲层。被全限制在钨电极内的GST纳米线的最窄处仅62纳米，器件测试表明该结构单元的RESET电流和SET电压分别低至0.16μA和80 mV。　　2.介绍并讨论了基于SU-8抗蚀剂、负性PMMA抗蚀剂的电子束曝光工艺，电子束曝光工艺采用无掩膜线性加工方式，具有曝光版图修改灵活、线宽分辨小的特点，可满足高分辨线宽的制备需求。我们针对制备水平全限制结构过程中遇到的电极边缘粗糙、结构力学稳定性差、nanogap剥离困难等问题做了原因分析，提出工艺改进方案并进行流片以及结果对比。SU-8抗蚀剂、负性PMMA抗蚀剂、牺牲层和加强型曝光版图等改进工艺的引入有效地提高制备精度，降低剥离难度并改善制备质量，扩展该方法的应用范围。通过上述一系列的工艺改进后，我们制备出尺寸为45 nm×255 nm×30 nm的相变节点。改进后的工艺不仅可以重复地实现功能材料量子点和电极间的耦合接触，而且工艺兼容性高，原则上该方法不受任何制备材料的限制。水平全限制结构不仅可以用来研究小尺寸相变节点的电学特性，而且水平结构具有开放性，可在TEM辅助下实时表征相变过程，研究相变机理及器件失效机制。　　3.介绍了晶态/非晶态、衬底导电类型、掺杂等因素对GST在NaOH溶液中腐蚀速率的影响。基于这些差异化规律，设计了一种水平全限制PRAM的自对准制备工艺并进行了相关实验。现有结果表明该方法在10纳米量级相变节点制备上具有很高的可行性。如何有效、经济地将相变材料填充到水平对置电极缝隙内是研发人员一直想要解决的难题之一。采用“新方法”将更小尺寸的“新材料”应用于“旧结构”的方式能够突破某些因自身物理极限导致的研发瓶颈。　　4.介绍了一种基于锥形衬底的垂直结构PRAM。带点导体的尖端具有汇集电荷并放大局部电场的特性，基于锥形衬底和锥形加热电极的垂直结构PRAM通过在电极尖端处汇集电场诱发相变材料发生相变。初步测试表明Al2O3锥形衬底上的相变存储节点的阈值电压下降了约50％。这初步表明具有锥形电极的垂直结构PRAM很可能会大幅降低器件能耗。这种器件结构具有“大的可用相变材料体积”与“小的有效相变材料体积”的特点，能够实现快速擦写、低功耗和高器件可靠性的统一需求。