随着无线通信技术的快速发展,由于低频段的频谱资源都已被占用,越来越多的应用工作在毫米波频段;而CMOS工艺的发展促使晶体管的截止频率大幅增大,使设计毫米波频段的电路成为可能;低噪声放大器作为射频接收机的第一级放大器,其对接收机性能有着至关重要的影响。本论文基于65nm CMOS工艺设计了两款E-波段低噪声放大器,主要工作如下:1.对几种常用的低噪声放大器结构进行了性能分析,对各个性能进行折中考虑后,确定电路的拓扑结构;对单个晶体管的几何参数与最大增益和最小噪声系数的关系进行了仿真分析,确定晶体管的栅宽、栅指数和直流偏置,为构建电路仿真做好前期准备工作。2.对无源器件进行了建模和仿真,主要是对螺旋电感、变压器和巴伦的特性进行了详细介绍,并建立准确的模型来分析电感和变压器的损耗机理,为后续的无源器件设计奠定理论基础。最后本文设计出了一款新颖的片上电感和一款新颖的片上变压器,并在变压器的基础上设计了一款可重构变压器和一款片上巴伦,并且能获得良好的性能。3.最后基于TSMC 65nm CMOS工艺设计了两款应用在E-波段的低噪声放大器,第一款是采用四级级联的共源级结构,其中第一级采用源级退化电感来减小噪声,匹配网络由螺旋电感和电容组成。在1.5 V的电源电压下,增益最高为12.6dB,最小噪声系数6.8 dB,70-84 GHz的输入输出匹配良好,由于采用多个片上螺旋电感,芯片面积较大;第二款在第一款低噪声放大器的基础上,采用了变压器来设计匹配网络,仿真结果显示最低的噪声系数可实现4.9 dB,并且可以减小芯片面积。