随着集成电路复杂性的不断增加和集成度的不断提高,电路测试变得越来越困难。边界扫描技术正是为了解决这一问题而产生的一种结构可测性设计方法,但是由于其数据串行移位的特点,使得测试时间过长,如果采用并行多链的测试方法则可以大大的缩短测试时间,提高测试效率。本文正是以此为研究方向,重点对多边界扫描链的优化配置以及多链的互连测试实现进行研究。　　本文在深入研究IEEE1149.1标准后,根据标准提出的几种扫描链结构,重点解决如何对互连测试中的多边界扫描链进行优化配置,以及多边界扫描链的互连测试实现问题。在现有测试系统基础上设计了多链的优化配置模块和测试模块,嵌入到系统中实现多链的互连测试。验证结果表明,优化配置后的多边界扫描链结构可以大大的缩短测试时间,提高测试效率。测试系统模块的软件设计达到了预定的设计目标。