随着集成电路制造工艺的发展，器件的特征尺寸变小，芯片越来越容易受到单粒子效应的影响。作为航天电子系统的核心组件，芯片的失效可能会引起系统崩溃，威胁到航天器可靠运行，因此，对芯片进行单粒子效应加固的研究越来越受到人们的重视。本文对集成电路单粒子翻转加固技术进行了深入研究，尤其涉及SRAM单元、锁存器及存储器等存储器件的加固设计。具体的研究内容如下:　　1)通过分析目前已有的几种加固存储单元的原理与特点，提出一种新型单粒子翻转加固存储单元，该结构可以实现任意单节点翻转免疫。新结构在保证较快读写速度的同时将敏感节点对减少到两个，比经典的双互锁存储单元的敏感节点对少一半。因此，该结构具有优异的抗单粒子翻转能力，适用于深亚微米存储单元的单粒子翻转加固设计。　　2)研究工艺角、电源电压及温度对普通存储单元及加固存储单元单粒子翻转临界电荷与状态恢复时间的影响。研究表明:在PVT=(FF,1.65V,-40℃)条件下，存储单元的临界电荷最大，恢复时间最短，抗单粒子翻转能力最强;在PVT=(SS，1.35V,125℃)条件下，存储单元的临界电荷最小，恢复时间最长，抗单粒子翻转能力最弱。在这两种PVT环境下的临界电荷相差近一倍，恢复时间相差50％以上。因此，存储单元的抗单粒子翻转能力对PVT非常敏感，工艺角越偏向FF，电源电压越高，温度越低，存储单元的抗单粒子翻转能力越强。　　3)完成高速纠错编码电路设计，研究了存储器外围模块的设计方法与实现，对汉明码的编码与纠错原理进行了详细分析，对将汉明码与位交叉相结合来提高存储器抗单粒子翻转能力的加固方法进行了讨论，在此技术上结合刷新可进一步提高存储器可靠性。提出了一种基于动态电路的纠错编码设计方法，与传统静态电路相比，以一定的面积、功耗为代价，将纠错编码电路的延时减小40％，满足高速存储器需求。　　4)通过对目前纠一检二汉明码的研究，提出一种新的纠错编码算法。该算法在不增加校验位的基础上，可以实现任意相邻两位纠错，比纠一检二码的纠错能力提高近一倍。新算法同样采用动态电路技术设计实王见，比原算法性能仅降低18％，面积增大7％，功耗增大24％。如果将新算法与位交叉技术结合则可以实现任意相邻四位纠错，可进一步提高现有存储器的可靠性。　　5)分析已有加固锁存器抗单粒子翻转机理与不足，基于设计加固的思想，提出一种新型单粒子翻转加固锁存器单元，并对该结构进行了瞬态电流注入电路级仿真。仿真结果表明，新结构对任意单节点的翻转免疫，同时具有较快的写入速度和较低的功耗。各种结构在0.13μm标准CMOS工艺下进行了流片验证，并通过辐照试验得到了各种锁存器的翻转截面。验证了DICE结构在深亚微米工艺的多节点翻转现象，定量分析了敏感节点隔离距离与抗单粒子翻转能力之间的关系。与此同时，单粒子辐照试验结果表明，新结构的单粒子翻转阈值可达42MeV-cm2/mg以上，其饱和翻转截面比其它加固锁存器低一个数量级。