3D NAND Flash的出现,弥补了传统存储器与DRAM访问速度上的巨大差距,提升了计算机系统的整体处理效率。随着立体堆叠技术的成熟,3D NAND Flash的制造成本进一步下降,使其在各类存储产品中得到广泛地应用。由于3D NAND Flash以电荷数量来表征数据,在产品研发过程中它的可靠性尤为重要。目前关于3D NAND Flash的可靠性研究多针对完全编程块,但实际控制器的行为以复杂的混合读写为主,涉及对部分编程的块操作。而部分编程块在物理结构上存在特殊性,常常导致芯片发生可靠性风险。本文从3D NAND Flash的错误根因出发,针对部分编程块展开可靠性风险研究。发现部分编程块中边缘WL在V_default和长时间数据保持的情况下会出现高出错数,同时发现三个涉及部分编程块的风险操作:1)对边缘WL执行高密度读操作;2)在未编程WL经过长时间数据保持后执行编程操作;3)对部分编程块执行擦除操作。为了解决这些问题,基于控制器现有解决方案,本文在编程数据组合、主动GC和擦除操作执行阶段均做出针对性优化,实现芯片整体可靠性的提升。