论文部分内容阅读
为了实现相变随机存储器(PCRAM)的读写功能，优化性能，展开了对相变存储阵列，编程驱动电路，读出驱动电路，写前预读写后校验算法，DC-DC电路的研究与改进，取得了以下成果:
1.为获得1T1R(onetransistorandoneresistance)存储单元在存储阵列中的编程操作参数，相变存储单元电阻阻值分布，及相变存储单元的疲劳特性，以SMIC180nm标准CMOS工艺平台，设计了具有16Kbits，1Mbits相变存储单元阵列的测试芯片和分立功能模块，通过芯片外仪器得到的测试结果，为后续具有完整读写功能的相变存储器建立设计依据。
2.以SMIC130nm标准CMOS工艺平台，设计了具有完整读写驱动电路与存储阵列的8Mbits相变存储器芯片。为方便芯片外部仪器对相变单元电阻分布以及编程操作窗口测试，保留全局位线外部接口。编程驱动电路使用电流脉冲进行编程操作，可避免芯片内导线寄生电阻的影响，更准确的控制流过相变单元的编程电流。为加快读出速度，新加入的读出放大器具有预充电机制，并通过将位线读电压限制在250mV避免误操作。通过使用芯片内部的读写驱动电路，测试得到大部分芯片的bityield可达98％以上。
3.对相变存储器进行进一步优化，以SMIC40nmCMOS工艺平台，设计4Mbits相变存储器芯片。加入电流脉冲宽度与下降沿级数可调的编程驱动电路，改善相变电阻编程后的高低阻分布区间。加入1SA/BL结构读出驱动电路，避开全局位线上较大的寄生电容对读出速度的影响，将读出延迟由原来的500ns缩短到60ns。引入写前预读写后校验算法，避免不必要的编程操作，减小因芯片内不同位置单元寄生参数的区别所造成的偏长的编程脉冲参数，从而在宏观上降低相变存储器的平均编程功耗约16％，提高疲劳特性，保证编程操作的可靠性。
4.针对相变存储器编程驱动电路，提出了一种新的开关电容型DC-DC稳压方式，可消除电荷分享对输出纹波的影响，并与2倍/1.5倍自适应电压转换倍数机制结合，获得较高的电源转换效率。将该DC-DC以SMIC40nmCMOS工艺平台设计，输入电压范围1.8V～2.8V，输出电压3.3V，最高负载电流13.2mA，电源效率最高可达91％，并将传统跳周期模式的开关电容型电荷泵几十毫伏的输出纹波降低至6毫伏，同时保留其高瞬态响应速度的特点，内核面积250μm×250μm，满足相变存储器的应用。