随着现代电子技术的发展，现代军事及通信领域对于频率源的捷变速度、频谱纯度及体积大小等指标提出了越来越高的要求。世界范围内各国都在深入研究快速捷变技术，并取得了一定成果。　　锁相式频率源以其频带宽，频谱纯，结构简单，噪声低等优点被广泛应用在各种电子设备和系统中，在现代通信和信息处理中扮演极为关键的角色，但是缺点是频率转换时间慢。　　随着微电子工艺的不断发展，新型锁相组件具有更高的鉴频鉴相频率，更低的噪声底部，以及更宽的频率范围等。这为解决锁相式频率源转换时间偏慢问题提供了重要基础。本文正是在此基础上对快速锁相式捷变技术进行分析研究。　　本文采用电压预置辅助锁相式频率源快速捕获的方法，精确预置VCO的调谐电压，减小跳频的起始频差，实现快速锁定;利用直接数字合成技术提供基带信号，实现细分辨频率跳变;同时进行低杂散和小体积的综合设计，满足实际需求。　　本文首先介绍了课题研究的背景，而后对包括模拟直接频率合成、数字直接频率合成和锁相环频率合成在内的各种频率合成技术的基本原理进行了分析，并着重对捷变频时间理论、锁相环辅助捕获方法以及跳频时间测量方法进行了探讨，在此基础上分块对设计方案中涉及到的器件进行介绍并分析其使用方法，以确认方案的可行性，最后给出了分块实验的结果，最终输出单频点的频谱和相噪，以及单本振和多本振下的频率跳变时间。　　本课题最终完成了一个快速捷变频样机模块，其主要性能参数为:输出频率范围1.25GHz～20GHz，同本振内捷变时间小于1μs，跨本振跳频时间为4μs，杂散抑制大于65dB，载频18GHz时频偏1kHz的单边带相位噪声优于-94dBc/Hz，100kHz处优于-107dBc/Hz，合成器体积为151mm×151mm×32mm。